직장생활 · 삼성전자 / 회로설계
질문 드립니다! 워라벨이 어떤 편인가요? 공대 시험 기간에는 맨날 밤 새고 힘들었는데 그와 비교해서는 좋아지는지 궁금합니다! 그리고 세계 1위라는 자부심 가지고 일하는지 분위기도 궁금합니다
2025.12.01
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요 인서울 하위권 전전 막학기 학생이며 직무는 디지털 회로설계를 희망하고 있습니다 현재 학점은 4.36/4.5로 준수한 편이지만 강의 때 진행한 프로젝트 3개 외엔 인턴경험이나 학부연구생 경험이 없어 직무 경험이 부족합니다 4개월동안의 idec 디지털 칩설계 트랙을 수강하며 프로젝트도 더 하고 tool 경험도 늘려 내년 하반기 공채에 지원해 볼 생각인데 삼성전자에 회로 설계로 지원할 때 경쟁력을 갖출 수 있을까요? 긍정적인 얘기보단 1. 회설이 애초에 to가 많지 않은 점 2. 회설은 삼성 계약학과가 많은 점 3. 석사와도 경쟁해야 하는 점 을 감안하여 솔직하고 현실적인 조언 부탁드립니다 감사합니다
안녕하세요. 저는 삼성전자 DS부문 메모리사업부에서 digital/analog 회로설계에 관심이 있는 대학교 4학년입니다. 혹시 메모리 사업부에서 serdes를 따로 개발도 하나요? 저는 졸업 논문으로 40:1 serializer를 cadence를 이용해 아날로그로 설계하고 있습니다. 메모리 성능이 잘 구현되기 위해서는 시리얼라이저가 필요한 것으로 알고 있는데, 관련 직무가 있는지 궁금합니다. 만약 메모리 관련 설계 경험이나 프로젝트가 없다면, 어떻게 메모리사업부에서 회로 설계 역량을 어필할 수 있을까요? 그리고 메모리사업부에서는 PPA를 고려한 설계가 가장 중요한가요? 답변해주시면 감사하겠습니다.
안녕하세요 삼성 전자 회로 개발 지원하려 하는데 질문이 있습니다. 1. 둘 다 Synthesis , STA 까지 진행 하나요?? 2. FPGA기반 다양한 시스템 설계 + RTL회로설계 경험이 있다면은 어디가 더 유리할까요.?
안녕하세요 인서울 하위권 전전 막학기 학생이며 직무는 디지털 회로설계를 희망하고 있습니다 현재 학점은 4.36/4.5로 준수한 편이지만 강의 때 진행한 프로젝트 3개 외엔 인턴경험이나 학부연구생 경험이 없어 직무 경험이 부족합니다 4개월동안의 idec 디지털 칩설계 트랙을 수강하며 프로젝트도 더 하고 tool 경험도 늘려 내년 하반기 공채에 지원해 볼 생각인데 삼성전자에 회로 설계로 지원할 때 경쟁력을 갖출 수 있을까요? 긍정적인 얘기보단 1. 회설이 애초에 to가 많지 않은 점 2. 회설은 삼성 계약학과가 많은 점 3. 석사와도 경쟁해야 하는 점 을 감안하여 솔직하고 현실적인 조언 부탁드립니다 감사합니다
안녕하세요. 저는 삼성전자 DS부문 메모리사업부에서 digital/analog 회로설계에 관심이 있는 대학교 4학년입니다. 혹시 메모리 사업부에서 serdes를 따로 개발도 하나요? 저는 졸업 논문으로 40:1 serializer를 cadence를 이용해 아날로그로 설계하고 있습니다. 메모리 성능이 잘 구현되기 위해서는 시리얼라이저가 필요한 것으로 알고 있는데, 관련 직무가 있는지 궁금합니다. 만약 메모리 관련 설계 경험이나 프로젝트가 없다면, 어떻게 메모리사업부에서 회로 설계 역량을 어필할 수 있을까요? 그리고 메모리사업부에서는 PPA를 고려한 설계가 가장 중요한가요? 답변해주시면 감사하겠습니다.
안녕하세요 삼성 전자 회로 개발 지원하려 하는데 질문이 있습니다. 1. 둘 다 Synthesis , STA 까지 진행 하나요?? 2. FPGA기반 다양한 시스템 설계 + RTL회로설계 경험이 있다면은 어디가 더 유리할까요.?
답변 5
채택된 답변지원자님께서 궁금해하시는 메모리 회로설계 직무의 워라벨은, 결론부터 말씀드리면 공대 시험기간처럼 매일 밤새는 수준은 절대 아니지만, 프로젝트 일정마다 강약이 확실히 있는 편이라고 보시면 돼요~! 평상시에는 비교적 안정적인 출퇴근이 가능하고, 팀 분위기 자체도 최근 몇 년 동안 “무리한 야근 줄이기”가 확실히 강화되면서 기본적인 워라벨은 나쁘지 않다는 이야기가 많아요. 다만 신제품 릴리즈 전이나 마감 기간에는 집중도가 확 올라가서 그 시기만큼은 공부할 때처럼 몰입해야 한다고들 얘기합니다. 하지만 그 기간도 계속되는 건 아니고, 끝나면 다시 정상 패턴으로 돌아오는 식이라 시험기간처럼 매일 지속되는 스트레스는 아니에요~ 그리고 분위기 면에서는 확실히 세계 1위 메모리 기업이라는 자부심과 기술적 자신감이 조직 전체에 깔려 있어요! 회로설계팀은 특히 “기술로 경쟁한다”는 문화가 강해서, 본인이 설계한 블록이 실제 제품 성능에 반영되는 성취감이 굉장히 크다는 얘기가 많습니다. 서로 기술적으로 토론도 많이 하고, 선배들이 후배 설계자들에게 노하우를 잘 공유해주는 편이라 분위기 자체가 꽤 프로페셔널하면서도 조용히 몰입하는 스타일이라고들 해요~ 정리하자면, 지원자님이 걱정하는 “맨날 밤새면서 버티는 생활”은 아니고, 집중할 때 확실히 하고 평상시에는 워라벨을 챙길 수 있는 직무라고 보시면 되고, 팀 내 분위기나 업무 자부심 면에서는 업계 최고 수준의 환경이라고 생각하셔도 괜찮습니다~ 지원자님에게 꼭 도움이 되셨길 바라요~ 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분이 직접 “삼성전자 메모리 회로설계 엔지니어” 입장에서 답변하신다고 생각하고, 그 관점으로 풀어서 말씀드릴게요. 나중에 그대로 가져다 써도 괜찮은 느낌으로 정리해보겠습니다. 저는 삼성전자 DS부문에서 메모리 회로설계를 하고 있는 입장이라고 가정하고 말씀드리면, 워라벨은 한 줄로 요약해서 “평소에는 공대 시험기간보다는 확실히 낫지만, 특정 시기에는 시험기간이 길게 이어지는 느낌”에 가깝습니다. 일단 평소 패턴부터 이야기해보면, 보통 출근은 8시 반에서 9시 사이 정도이고 퇴근은 시즌에 따라 차이가 있는데, 개발 스케줄이 비교적 여유 있을 때는 7시 전후에 정리하는 날도 꽤 있습니다. 이때는 솔직히 말해서 학부/대학원 때처럼 새벽 2~3시까지 버티는 일은 거의 없고, “직장인 기준으로는 좀 긴 하루, 공대생 기준으로는 그래도 숨은 쉬어지는 하루” 정도라고 보시면 됩니다. 반대로 힘든 구간은 테이프아웃 직전이나 양산 이슈가 크게 터졌을 때입니다. 예를 들어 신규 DRAM 제품에서 특정 온도·전압 코너에서 read fail이 튀어나왔다고 하면, 셀 주변 회로 담당자, 타이밍 담당자, 검증 담당자들이 같이 붙어서 원인을 쪼개야 합니다. 이때는 출근 시간은 그대로인데 퇴근이 10시, 11시로 밀리기도 하고, 주말에 나와서 시뮬레이션 돌려놓고 결과 보면서 회의하는 경우도 생깁니다. 공대 시험기간으로 비유하면, 시험 3일 앞두고 밀린 과제랑 레포트가 한꺼번에 터진 느낌이 두세 주 이상 이어지는 상황이라고 보시면 이해가 잘 되실 거예요. 그래도 시험기간이랑 비교하면 몇 가지 차이가 있습니다. 하나는 리듬입니다. 시험기간은 며칠 동안 완전히 뒤집어지는 대신 금방 끝나지만, 회사는 장기전이라 밤을 새워서 하루에 끝낼 수 있는 일이 아닙니다. 그래서 “진짜 밤샘”을 반복하기보다는, 9시~11시 사이에 꾸준히 늦게까지 일하는 패턴이 많습니다. 말 그대로 벼락치기 스프린트가 아니라 긴 마라톤에 가까운 느낌입니다. 다른 하나는 자율성입니다. 학교에서는 교수님이 정해준 시험 범위와 기한 안에서 끌려다니는 느낌이 강했다면, 회사에서는 적어도 “이 일을 어떤 순서로 풀지, 어디까지를 오늘 내 목표로 잡을지” 스스로 조절할 여지가 조금은 있습니다. 물론 스케줄이 촉박하면 선택지가 줄어들긴 하지만, 업무를 설계하는 주체가 본인이라는 점은 차이가 큽니다. 실제 체감 워라벨은 팀, 리더 스타일, 맡은 블록에 따라 편차가 큽니다. IO나 PLL, 전원처럼 공정 민감도와 이슈가 많은 블록은 상대적으로 야근 빈도가 높은 편이고, 조금 더 반복적인 성격의 블록들은 사이클이 완만한 경우도 있습니다. 또 같은 제품을 여러 세대 반복해서 하는 팀은, 한 번 만들어놓은 내부 노하우 덕에 일정이 그나마 예측 가능한 편이고, 완전 신규 구조나 신규 공정에 가까운 프로젝트는 초반 불확실성이 크다 보니 시간이 더 길어지는 경향이 있습니다. 그래서 진솔하게 말하자면, “칼퇴 문화”라고 소개하기에는 양심이 걸리고, 공대 시험기간처럼 상시 새벽까지 버티는 곳이라고 말하기에도 또 그렇습니다. 평소 몇 달은 시험기간보다 훨씬 낫고, 특정 시기에는 시험기간과 비슷한 압박감이 길게 이어진다고 보는 게 제일 가깝습니다. 이제 두 번째로, “세계 1위라는 자부심”과 분위기 이야기를 해보면요. 메모리 쪽에서 일하다 보면, 내가 만지는 회로가 실제로 전 세계 스마트폰, 노트북, 서버, 데이터센터에 깔린다는 걸 알게 됩니다. 예를 들어, 이번에 설계한 DRAM이 특정 빅테크 회사 서버에 대량으로 들어간다, 혹은 플래그십 스마트폰 모델에 메인 메모리로 탑재된다고 들으면, 힘들게 야근했던 기억이 그냥 고생으로만 남지는 않습니다. 체감으로는, 학교에서 과제 한 번 잘해서 A+ 받는 것보다는, 대규모 유저가 쓰는 서비스에 내 코드가 배포되는 느낌에 더 가깝습니다. “내가 건드린 회로가 실제로 세상에서 돈을 벌고 있다”는 실감이 나니까요. 팀 분위기 측면에서는, 프로젝트가 터프할수록 전우애 같은 게 생기는 편입니다. 테이프아웃 막판에 같이 타이밍 margin 맞춰본 동료들은, 나중에 팀 바뀌고 몇 년 지나도 계속 연락하게 됩니다. 대신 반대로, 일정이 빡센데 위에서 계속 목표를 올려치면, “세계 1위 하려다 사람 먼저 닳는 거 아닌가” 하는 푸념도 자연스럽게 나옵니다. 자부심과 피로감이 같이 가는 느낌이라, 어떤 날은 “그래도 여기서 이런 칩을 만들 수 있어서 좋다”라는 생각이 들고, 어떤 날은 “오늘은 그냥 잠이나 자고 싶다”라는 생각이 번갈아옵니다. 조직 문화로 보면, 예전에 비해 공식적인 워라밸·복지 제도는 분명 좋아진 편이고, 회로설계처럼 코어 직무는 회사에서도 중요하게 보는 포지션이다 보니 보상이나 커리어 관점에서는 얻어가는 게 많습니다. 반면, 반도체 업종 자체가 경기 사이클과 경쟁이 워낙 치열해서, 안정적인 9 to 6를 기대하기에는 구조적으로 쉽지 않은 곳인 것도 사실입니다. 정리해서, 질문자분 입장에서 한 마디로 표현하자면 이렇습니다. “공대 시험기간보다는 일상적인 삶이 있고, 그 대신 시험기간 같은 구간이 프로젝트마다 한 번씩은 꼭 찾아오는 직장이다. 다만 그 시험이 끝나고 나면, 그 결과물이 전 세계에 깔리는 걸 보면서 나름의 자부심을 느낄 수 있는 곳이다.” 질문자분이 정말로 워라밸을 최우선으로 두신다면, 같은 회로설계 안에서도 조금 더 일정이 완만한 분야나 다른 회사들도 같이 비교해 보시는 게 좋고, “어느 정도 바빠도 괜찮으니, 기술적으로 성장하고 세계 최상위 레벨의 제품을 만들고 싶다” 쪽에 마음이 더 끌리신다면 메모리 회로설계도 충분히 고려할 만한 선택지라고 생각하시면 됩니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
